This paper reviews microscopy techniques which allow one to identify parasitic paths responsible for latch-up triggering in CMOS integrated circuits
Tecniche analitiche per lo studio del latch-up nei circuiti integrati CMOS
ZANONI, ENRICO
1988
Abstract
This paper reviews microscopy techniques which allow one to identify parasitic paths responsible for latch-up triggering in CMOS integrated circuits
File in questo prodotto:
Non ci sono file associati a questo prodotto.
Pubblicazioni consigliate
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
