L’enorme spinta innovativa nel campo dell’elettronica, se da un lato conduce a sistemi di sempre più elevate prestazioni, dall’altro, per l’impiego di dispositivi a crescente livello di integrazione, espone maggiormente i componenti impiegati ai rischi correlati alle scariche elettrostatiche (ElectroStatic Discharge – ESD) o a overstress elettrici (Electrical Overstress - EOS). Dati recenti imputano ai fenomeni EOS/ESD più del 40% di tutti i guasti osservati nei circuiti integrati con evidenti ripercussioni negative sui costi di produzione [1-3]. La continua evoluzione tecnologica, verso circuiti e sistemi con prestazioni sempre maggiori, contribuisce a mantenere il problema delle scariche elettrostatiche sempre attuale, rendendo necessaria una corrispondente continua riprogettazione dei circuiti che devono avere sufficiente immunità ai disturbi elettromagnetici. Per circuiti integrati di potenza (Smart-Power) [4] il problema risulta ancora più critico a causa di due motivi fondamentali: a) grande varietà di applicazioni (automotive, industriali, alte tensioni, ecc.) che richiedono elevati livelli di affidabilità; e b) presenza di circuiti complessi legati al concetto del “System On Chip” (SOC), che ha spinto allo sviluppo della tecnologia smart power, che comporta ad esempio più livelli di alimentazioni, sensori, attuatori e circuiteria di controllo presenti nello stesso circuito integrato. Inoltre, nei circuiti smart power per applicazioni in sistemi a commutazione, il dispositivo di potenza integrato è soggetto ad elevate derivate di corrente e di tensione durante le commutazioni. In questo lavoro verrà valutato il peso delle scariche elettrostatiche come cause di guasto attraverso l’analisi dei diversi aspetti del fenomeno e lo studio dei meccanismi di guasto indotti nei dispositivi elettronici. Lo studio dei meccanismi di intervento delle più diffuse reti di protezione, unito all’esame dell’effetto dei test di ESD sulle strutture stesse, consentirà poi di pervenire ad utili conclusioni in relazione al loro livello prestazione ed alle strategie di prevenzione del fenomeno.

Danni da ESD sui circuiti integrati

MENEGHESSO, GAUDENZIO;ZANONI, ENRICO
2003

Abstract

L’enorme spinta innovativa nel campo dell’elettronica, se da un lato conduce a sistemi di sempre più elevate prestazioni, dall’altro, per l’impiego di dispositivi a crescente livello di integrazione, espone maggiormente i componenti impiegati ai rischi correlati alle scariche elettrostatiche (ElectroStatic Discharge – ESD) o a overstress elettrici (Electrical Overstress - EOS). Dati recenti imputano ai fenomeni EOS/ESD più del 40% di tutti i guasti osservati nei circuiti integrati con evidenti ripercussioni negative sui costi di produzione [1-3]. La continua evoluzione tecnologica, verso circuiti e sistemi con prestazioni sempre maggiori, contribuisce a mantenere il problema delle scariche elettrostatiche sempre attuale, rendendo necessaria una corrispondente continua riprogettazione dei circuiti che devono avere sufficiente immunità ai disturbi elettromagnetici. Per circuiti integrati di potenza (Smart-Power) [4] il problema risulta ancora più critico a causa di due motivi fondamentali: a) grande varietà di applicazioni (automotive, industriali, alte tensioni, ecc.) che richiedono elevati livelli di affidabilità; e b) presenza di circuiti complessi legati al concetto del “System On Chip” (SOC), che ha spinto allo sviluppo della tecnologia smart power, che comporta ad esempio più livelli di alimentazioni, sensori, attuatori e circuiteria di controllo presenti nello stesso circuito integrato. Inoltre, nei circuiti smart power per applicazioni in sistemi a commutazione, il dispositivo di potenza integrato è soggetto ad elevate derivate di corrente e di tensione durante le commutazioni. In questo lavoro verrà valutato il peso delle scariche elettrostatiche come cause di guasto attraverso l’analisi dei diversi aspetti del fenomeno e lo studio dei meccanismi di guasto indotti nei dispositivi elettronici. Lo studio dei meccanismi di intervento delle più diffuse reti di protezione, unito all’esame dell’effetto dei test di ESD sulle strutture stesse, consentirà poi di pervenire ad utili conclusioni in relazione al loro livello prestazione ed alle strategie di prevenzione del fenomeno.
File in questo prodotto:
Non ci sono file associati a questo prodotto.
Pubblicazioni consigliate

I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/11577/2523186
Citazioni
  • ???jsp.display-item.citation.pmc??? ND
  • Scopus ND
  • ???jsp.display-item.citation.isi??? ND
social impact